Speaker
周, 扬
(中国科学院高能物理研究所)
Description
基于高压CMOS工艺的单片集成像素传感器，通过在信号收集极和高阻衬底(>1kΩ·cm)之间施加高压偏置(> -50V)，可获得数十微米甚至上百微米厚的耗尽区，与标准CMOS工艺相比，被证明具有更好的信号时间响应特性和抗辐照特性。 当前国际主流的高压CMOS像素探测器芯片的研发仍然停留在100nm以上的工艺，采用更小的工艺节点尺寸，不仅可以直接提升当前设计在功耗、读出速度、位置分辨等方面的性能表现，更有望在像素内集成更多的晶体管和功能，为未来的设计研发带来更多的可能性。2023年8月，第一版基于55nm高压CMOS工艺的验证芯片（COFFEE2）完成设计并提交了流片。COFFEE2基于国产工艺，并具有1kΩ·cm的高阻衬底，设计包含170μm宽度的保护环，两个内含多种设计结构的像素阵列，五个二极管阵列，以及基于数字设计流程的阵列外围信号处理模块。详细的测试工作正在进行，我们将汇报主要的设计考虑和一些初步的测试结果。
Primary author
周, 扬
(中国科学院高能物理研究所)
Co-authors
Deng, jianpeng
(zhejiang University)
Dong, ruoshi
(IHEP)
Li, Leyi
(IHEP)
Ms
Li, Yiming
(IHEP)
Lu, weiguo
(IHEP)
Peric, Ivan
(KIT)
Prof.
Wang, jianchun
(IHEP)
Dr
Xiang, zhiyu
(IHEP)
Xu, zijun
(IHEP)
Zhang, Hui
(KIT)
Prof.
Zhu, hongbo
(浙江大学)
chen, zhuojun
(湖南大学)
xie, kunyu
(IHEP)
Ms
zhao, mei
(IHEP)
