

# 基于55nm高压CMOS工艺的像素径迹探测器 芯片研发进展

#### 周扬

#### 中国科学院高能物理研究所

#### On behalf of the CEPC Silicon Inner Tracker development group

第四届半导体辐射探测器研讨会

zhouyang@ihep.ac.cn

May 23-26, 2024





- ▶ 高能所: 陆卫国、赵梅、项志宇、董若石、谢坤妤、李乐怡山大、IHEP、张晓旭南大、IHEP、朱小雨<sup>华中师范、IHEP</sup>、 周扬、徐子俊、李一鸣、王建春;
- ▶ KIT: 张慧,董若石<sup>IHEP, KIT</sup>, Ivan PERIC,
- ▶ 浙江大学:邓建鹏、李鹏戌、朱宏博;
- ▶ 西北工业大学:何英华、魏晓敏;
- ▶ 山东大学: 李乐怡
- ▶ 南京大学:张晓旭
- ▶ 大连民族大学:陈洋、王雨颉、李雪康、郭鑫扬、施展;
- ▶ 湖南大学:陈卓俊

2

#### 感谢组委会的邀请,报告内容来自以上团队成员的贡献

周扬 -- COFFEE系列芯片研发进展

第四届半导体研讨会

山东青岛

2024.5.23-26



#### ◆ 研究背景

- CEPC内层硅径迹探测器
- LHCb上游径迹探测器升级
- 为什么选择高压-CMOS 路线以及为什么使用55nm制程?
- ◆ HV-CMOS像素探测器芯片现状和关键问题
- ◆ COFFEE 系列芯片研发进展
  - 历次流片及主要目标
  - 设计方案和考虑
  - TCAD & allpix<sup>2</sup> 仿真结果
  - 测试准备和部分结果
- ◆ 下一步计划、总结

3



CMOS SENSOR IN FIFTY-FIVE NM PROCESS

#### 研究背景一: CEPC 内层硅径迹探测器 (SIT)



**IP1** CEPC:环形正负电子对撞机,精确研究希格 斯粒子性质,并探索超出标准模型的新物理



#### 内层硅径迹探测器指标

主要特性	指标	备注
总覆盖面积	~70 m <sup>2</sup>	
位置分辨	$\sigma_{r\Phi}$ <10 $\mu$ m	允许长条形像素
时间分辨	提供最小间隔23ns的对撞束团标记	像素探测器芯片时间分辨好于5ns
功耗	< 200mW/cm <sup>2</sup>	允许液态冷却系统、但功耗越低越好

周扬-- COFFEE系列芯片研发进展

第四届半导体研讨会

## 研究背景二: LHCb Upstream Tracker (UT) 升级





- 欧洲核子研究中心CERN大型强子对撞机LHC上的探测器LHCb(Large Hadron Collider beauty)
   实验计划在2032年左右(上图中Long Shutdown4阶段)进行探测器升级,以满足运行亮度提升近
   1个数量级后的测量需求;
- ▶ 上游径迹探测器位置hit density预计最高将达到 6hits/cm²/BX, BX(对撞束团间隔) = 25ns;
- ▶ 当前上游径迹探测器(UT),需要从硅微条探测器更换为颗粒度更高的硅像素探测器。期望探测器芯片提供精确的束团标记(<sup>~</sup>ns级的时间分辨)、具有高速信号处理能力(low pile-up)、和极高的抗辐照性能(3×10<sup>15</sup> n<sub>eq</sub>/cm<sup>2</sup>, 240 Mrad TID),低功耗(100-300mW/cm<sup>2</sup>)。

周扬 -- COFFEE系列芯片研发进展

第四届半导体研讨会

山东青岛

2024.5.23-26

### 高能物理领域已安装运行的半导体径迹探测器概览



周扬-- COFFEE系列芯片研发进展

6

### Hybrid vs Monolithic



混合型像素探测器

#### 单片集成型像素探测器

- ▶ 高能物理领域中已安装运行的主流探测器类型;
- ▶ 传感器和读出ASIC芯片可以分别优化;
- ▶ 需要倒装焊连接;

7

- ▶ 传感器和ASIC在同一硅片上实现,更低的集成成本;
- ▶ 更易获得低功耗、低物质量;

# Monolithic: 小电极 vs 大电极



两种方案均基于产业界标准CMOS工艺:二极管收集信号,就近放大、模数转换、数据压缩、打包等处理后发送到芯片外部。

更小的收集极电容--》低功耗、低噪声
 耐受更高偏压(>50V)、从而获得更大的耗尽深度:
 有利于快速的信号收集并具有更好的抗辐照性能(NIEL);

共同的发展趋势:1. 更充分的耗尽(高阻衬底、工艺改进);2. 更先进的工艺制程(综合性能提升)

8

#### HV-CMOS像素径迹探测器研发现状



#### Why 180nm - > 55nm?

HV-CMOS像素探测器技术方案可以满足CEPC内层径迹探测器和LHCb上游径迹探测器升级对时间分辨的共同需求;满足LHCbUT升级对高抗辐照性能的需求。But why 55nm process?



P. Moreira @ CEPC workshop, Oct 2023

研发面向的安装应用在5-10年之后:

- ▶ 技术发展的驱动:
  - 先进制程意味着更丰富的功能集成 or 同功能更低的功耗和更快的响应速度(参考小电极MAPS技术路线的发展历程,350nm-》 180nm -》65nm,每一代工艺节点的降低,都带来设计方案的巨大变革和芯片综合性能的阶跃式提升);
  - 高能物理领域对半导体制程的应用虽然滞后于产业界,但发展趋势一致。65nm/55nm制程在产业界已有<sup>~</sup>20年历史,高能物理学界在180nm工艺上的研发,也已经有了10多年的历史;
- ▶ 安全性驱动:
  - TSI 2023年底停止了对HV-CMOS 180nm工艺的服务,直接影响了 Mu3e、LHCb MT升级芯片的生产;
  - 10年后批量生产阶段,工艺线是否仍然能够提供稳定支持;

10 周扬 -- COFFEE系列芯片研发进展

第四届半导体研讨会

## HV-CMOS像素径迹探测器研发中的关键问题



11

## 55nm HV-CMOS工艺探索: COFFEE系列芯片概览

	COFFEE1	COFFEE2	COFFEE3
			?
计划 2022.3	2022.10	2023.8	计划 2024.10
	时间	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	
<ul> <li>55nm HV-CMOS工艺上的第一次设计尝试;</li> <li>因当年半导体行业产能问题,流片被迫取消</li> </ul>	<ul> <li>55nm Low-leakage 工 艺;</li> <li>第一版成功投片的设计;</li> <li>特殊的DNW规则,验证 信号收集原理;</li> </ul>	<ul> <li>55nm HV-CMOS 工艺;</li> <li>高阻衬底: 1k Ω·cm;</li> <li>工艺摸索;</li> <li>传感器特性研究;</li> <li>像素内电子学验证;</li> </ul>	<ul> <li>55nm HV-CMOS 工艺;</li> <li>高阻衬底: 1k or 2k Ω·cm</li> <li>设计方案和功能验证;</li> <li></li> <l< td=""></l<></ul>

CMOS SENSOR IN FIFTY-FIVE NM PROCESS

D

### 55nm HV-CMOS工艺上的首次设计



芯片整体版图: 3×2 mm<sup>2</sup>

Ivan Peric: UK-CEPC tracker workshop

Designed by KIT



单像素版图 (左)和读出原理图 (右)

- 55nm HLMC HVCMOS process; 流片取消
- 工艺层与TSI (ATLASpix使用的工艺)类似;
- 6层普通金属用于信号布线 + 3层顶层金属用于电源网络
- 非高阻衬底;
- 像素阵列规模: 60行×11列;
- 像素尺寸: X = 252μm, Y = 22μm; 验证了该工艺下实现小像素可行;
- 预期Y方向cluster size = 2,相邻行像素使用单独的列总线输出到列底部;
- 像素内集成CSA、 CR filter; 比较器集成在阵列底部;
- 同时输出像素地址信息,ToT信息在片外处理;

第四届半导体研讨会 山东青岛 2024.5.23-26

#### COFFEE1: MPW in LL process



芯片整体版图: 3×2 mm<sup>2</sup>。2022年10月提交

LL process

14





芯片实物照片: received 2023年4月

- SMIC 55nm Low leakage process;
- 非高阻衬底;
- 具有深N阱(DNW)结构: 但规则非常规, 见左图;
- Diode阵列: 验证传感器结构
- 部分像素集成模拟放大电路;

#### 赵梅、陆卫国

工艺剖面示意图: DNW不能全覆盖像素内晶体管

周扬 -- COFFEE系列芯片研发进展

第四届半导体研讨会

山东青岛

2024.5.23-26

### COFFEE1: diodes



Pixel size:25x150um

#### • 非高阻衬底;

- 12种不同的被动diode设计;
  - 2种像素尺寸对照组: 50×150μm<sup>2</sup> (ATLASpix 的像素 尺寸), 25×150μm<sup>2</sup> (预计更小的工艺节点可缩小到 的尺寸);
  - 像素间是否有 P stop;
  - DNW间距: 5µm、10µm、15µm;
- 每种设计分别对应一个3×4规模的像素阵列用于电荷共享效 应的研究;
- 像素内填充了Pwell,用于研究有源情况下收集极等效电容;

# COFFEE1: 像素内电荷灵敏前放(CSA)



包含像素内放大电路的版图: 共6个像素



- 信号收集极采用有源电阻偏置,AC耦合到CSA;
- 包含电荷注入测试端(C<sub>cal</sub>);
- 采用折叠共源共栅结构;
  - 双电源供电: VDDA、VDD;
  - PMOS输入管
  - 恒流源做反馈电阻: IBFB
- 两级源随驱动模拟信号读出到片外



仿真模拟输出端上升时间<sup>~</sup>10ns,预估前端等效电容<sup>~</sup>200fF

第四届半导体研讨会

COFFEE1: 原理验证



# COFFEE2: 55nm HV-CMOS工艺上的首次流片



COFFEE2版图: 4×3 mm<sup>2</sup>。2023年8月提交



芯片实物照片: received 2023年12月



COFFEE2 保护环和像素结构示意图(左),与COFFEE1使用的工艺示意图对比(右)

- SMIC 55nm HV-CMOS process;
- 高阻衬底: 1k Ω·cm;
- 三阱工艺: no deep P-well;
- 8层普通金属 + 2层顶层金属;
- 无标准I/0库、ESD: custom design

18 周扬-- COFFEE系列芯片研发进展

第四届半导体研讨会

## COFFEE2: 核心目标和设计概要



COFFEE2设计包含的三个独立区域

设计概要:

- ▶ 区域1: 纯diode阵列,用于验证6种不同的结构;
- 区域2: 32×20 规模的像素阵列,包含6种信号收 集极结构和3种像素内电子学结构;
- 区域3: 26×26 规模的像素阵列以及外围数字处 理和读出模块;用于验证新的读出策略和小像素 尺寸;

核心目标:

1. 工艺摸索:

- 跑通所有设计流程(数字、模拟、数模混合电路设计、仿真、寄生提取、后仿真验证流程);
- 熟悉工艺规则(尤其是提交时DRC的违例需要与厂家反复沟通);
- 必需基础模块的设计积累(包含ESD的I/O, Guard ring, seal ring, dummy填充文件等);

#### 2. 验证传感器结构和信号收集情况:

- 以目标像素尺寸为基准,设计不同的收集极结构;
- TCAD工艺仿真(工艺参数需迭代)电场情况、耗尽程度、IV\CV;
- 带入TCAD电场文件,在AllPix<sup>2</sup>中仿真电荷收集情况;
- 根据后续测试结果迭代TCAD仿真中的工艺参数设置;
- 3. 关键问题的经验积累:
  - 评估像素内数字信号对传感器的串扰问题,尤其在没有Deep Pwel1的情况下;
  - 信号收集端的等效电容; (工艺仿真和测试结果相互印证反复迭代)
  - 信号量的范围; (工艺仿真和测试结果相互验证)和电荷分享情况;
  - 根据测试结果,与厂家沟通可能的工艺修改要求,并迭代保护环和sensor的设计方案;

19 周扬-- COFFEE系列芯片研发进展

第四届半导体研讨会

#### COFFEE2: diode设计



COFFEE2区域1中纯diode阵列: 像素尺寸 40 µ m×80µm,包含了6种不同的信号收集结构;

表格: 6 种不同的电荷收集diode的指标差异

Diodes flavor	Specifications		
Pix_D10core	Single DNW size: $30 \mu m \times 70 \mu m$ ,	With P stop	
Pix_D10core_wps	distance between two diodes 10µm	Without P stop	
Pix_D15core	Single DNW size: 25µm×65µm,	With P stop	
Pix_D15core_wps	distance between two diodes 15µm	Without P stop	
Pix_D20core	Single DNW size: 20µm×60µm,	With P stop	
Pix_D20core_wps	distance between two diodes 20µm	Without P stop	



#### TCAD仿真,建立3\*3的像素阵列模型

\*注:版图中标注的尺寸为设计尺寸,实际生产出的尺寸为设计尺寸×0.9;TCAD仿 真按照实际尺寸设置;工艺掺杂情况未知,初步按照经验值设置

赵梅、邓建鹏、朱宏博

周扬-- COFFEE系列芯片研发进展

20

第四届半导体研讨会

山东青岛

2024.5.23-26

X Y

#### COFFEE2: diode设计



#### COFFEE2: diode验证



### COFFEE2: 信号收集情况



将TCAD电场文件导入Allpix<sup>2</sup>,模拟MIP粒子垂直入射三个特征位置,像素对电荷的收集情况。事例数1000,阈值设定400e-



23 周扬-- COFFEE系列芯片研发进展

## COFFEE2: 信号收集情况



将TCAD电场文件导入Allpix<sup>2</sup>,模拟MIP粒子垂直入射三个特征位置,像素对电荷的收集情况。事例数1000,阈值设定400e-



周扬 -- COFFEE系列芯片研发进展

24

第四届半导体研讨会

山东青岛 2024.5.23-26

### COFFEE2: 信号收集情况



将TCAD电场文件导入Allpix<sup>2</sup>,模拟MIP粒子垂直入射三个特征位置,像素对电荷的收集情况。事例数1000,阈值设定400e-



第四届半导体研讨会

### COFFEE2: 电子学和读出设计



区域2版图

Column Selecto

DACs for Bia:

Bandgar

26

区域2核心目标:

- 1. 获得关键问题的经验积累:设置对照组
  - 像素内数字信号对传感器的串扰问题,在没有Deep Pwell的情况下:
- 2. 核心功能模块的设计经验积累: 仿真值和测试值对照
  - CSA, Comparator, bandgap, DAC, Analogue buffer, PAD with ESD;



### COFFEE2: 电子学和读出设计





全NMOS比较器方案原理图:两级运放+方向器,数字信号产生于阵列外,减小大信号摆幅通过PMOS管衬底对信号输入端的串扰。



像素版图:设计尺寸 80 µm×40 µm;制造尺寸72µm×36 µm

第四届半导体研讨会

### COFFEE2: 电子学和读出设计





区域3 原理图: 26×26 规模的像素阵列(其中2列数字 输出,其余为模拟输出)以及外围数字处理和读出模块;



区域3 版图



Pixel layout: $25 \times 25 \mu m^2$ 

#### 区域3设计要点:

- 1. 实现了25×25µm<sup>2</sup> 小像素设计
  - 小尺寸、更小的输入等效电容(参考180nm工艺节 点上 ATLApix3 像素尺寸50\*150 μm<sup>2</sup>);
  - 像素内集成了PMOS放大器、CR滤波、NMOS比较器;
- 2. 新的读出结构:大幅减少列总线数量,参考ATLApix3每个 像素都单独引出数据总线到阵列底部(低hit density场景)
  - 4个像素组成一组(QPU): A、B、C、D编号如左图;
  - 每个双列共13个QPU,所有QPU中相同字母标记的像
     素共享地址总线:每双列共4条地址线
- 3. 数字信号处理电路:
  - 时间戳精度: 5ns
  - 37位数据信息: error\_bit addr[3:0] hit\_id[7:0] lead\_ts[11:0] trail\_ts[11:0]

张慧, 董若石, Ivan Peric

详情见: Zhang hui, talk & Dong Ruoshi, Poster, CEPC workshop 2023.10

28 周扬 -- COFFEE 系列芯片研发进展

第四届半导体研讨会

## COFFEE2: 电子学硬件测试准备



#### 测试板CaR (Control and Readout) 接口详情

接口	接口详情	
可调节的供电电源	8个,0.8~3.6 V,最高承3A	
可调节的偏置电压	32个,0~4 V	
可调节的偏置电流	8个, 0~1 mA	
慢速ADC的电压输入	8通道, 50 kSPS, 12 bit, 0~4 V	
快速ADC的模拟输入	16通道, 65 MSPS, 14 bit, 0~1 V	
可编程的输入脉冲	4个	
全双工高速GTx链路	8个, <12 Gbps	
LVDS连接	17个双向链接	
输入/输出连接	10个输入,14个输出,0.8~3.6 V	
可编程的时钟生成器	包含	
额外高压输入	包含	
FMC与FPGA的接口	包含	
SEARAY与探测器芯片的接口	320个管脚连接	

#### 测试系统结构框图: COFFEE2芯片载板 - 测试板CaR - KC705开发板 - PC

硬件准备完成,即将开始测试





#### COFFEE3: 下一步计划和目标



#### 计划 2024.10班车提交

- COFFEE3目标:
  - ➤ 工艺: 在与COFFEE2 相同PDK基础上,和厂家沟通进一步提升性能的 改进可能性: 更多的衬底电阻率选择,增加屏蔽p型注入的规则等;
     (COFFEE2同步测试结果,为3的设计提供重要参考)
  - ▶ 性能: 根据目标需求, 明确设计指标; 并提出最终芯片的构架方案;
  - ▶ 设计目标实现:完成小尺寸prototype(尽可能包含完整功能和保留

各模块独立的可测试性),验证构架方案;

- ▶ 我们以CEPC上SIT 和 LHCb UT升级为应用目标开展了55nm工艺上HV-CMOS像素探测器技术路线的研发,系列芯 片命名为COFFEE;
- ▶ COFFEE1基于 Low Leakage 55nm工艺, 非高阻衬底,测试结果显示击穿电压<sup>~</sup>8V,观测到了对激光信号的响应;
- ▶ COFFEE2基于 HV-CMOS 55nm工艺, 1k Ω·cm高阻衬底, 测试结果显示击穿电压>70V;
- ➢ COFFEE2涵盖了多种设计结构,用于验证和评估HV-CMOS技术路线上各类关键问题;对sensor的各类测试和辐照 评估正在进行,对电子学设计的测试硬件系统已准备完成,即将展开测试;
- ▶ 完成了初步的TCAD仿真和allpix<sup>2</sup>仿真,可同步对照COFFEE2的测试结果进行工艺参数迭代修正,为下一阶段的 设计提供必要设计输入参考;
- ▶ 计划2024.10月提交COFFEE3的设计;

- ▶ 我们以CEPC上SIT 和 LHCb UT升级为应用目标开展了55nm工艺上HV-CMOS像素探测器技术路线的研发,系列芯片命名为COFFEE;
- ▶ COFFEE1基于 Low Leakage 55nm工艺, 非高阻衬底,测试结果显示击穿电压<sup>~</sup>8V,观测到了对激光信号的响应;
- ▶ COFFEE2基于 HV-CMOS 55nm工艺, 1k Ω·cm高阻衬底, 测试结果显示击穿电压>70V;
- ➢ COFFEE2涵盖了多种设计结构,用于验证和评估HV-CMOS技术路线上各类关键问题;对sensor的各类测试和辐照 评估正在进行,对电子学设计的测试硬件系统已准备完成,即将展开测试;
- ▶ 完成了初步的TCAD仿真和allpix<sup>2</sup>仿真,可同步对照COFFEE2的测试结果进行工艺参数迭代修正,为下一阶段的 设计提供必要设计输入参考;
- ▶ 计划2024.10月提交COFFEE3的设计;

# 谢谢!