Speaker
菲菲 薛
(西北工业大学)
Description
针对STCF电磁量能器前端电子学系统，设计了一款14 bit 80MS/s流水式逐次逼近ADC。该ADC采用三级5+5+6流水级架构，级间冗余为1 bit。为了降低整个ADC的功耗，本文提出了一种新型的CDAC开关电容时序算法，被命名为Enhanced Vcm-based开关时序算法，相比于传统Vcm-based开关时序算法，其功耗和电容数量都减少了一半。另外，本文提出了一种基于动态放大架构的低功耗余量放大器。该设计采用两级结构实现，第一级采用共源共栅浮动反相放大器（Cascode Floating Inverter Amplifier, CFIA）结构，通过共源共栅技术显著提升FIA的开环增益。第二级采用浮动反相放大器（Floating Inverter Amplify , FIA）结构，充分发挥其动态放大特性实现快速建立。该运放在大输出负载电容情况下实现了高精度高速残差放大。为了降低电容失配对精度的影响，本文还使用了基于码密度法的校准算法进行校准。该芯片采用CMOS 0.18μm工艺制造，电源电压为1.8 V。后仿真表示，在无校准的情况下，当输入信号频率为38MHz时，ADC的ENOB为12.54bit，当输入信号为4 MHz的情况下，ADC的ENOB为12.75bit。该芯片功耗为19.49mW，FOM为35.37fJ/conversion-step。
Author
菲菲 薛
(西北工业大学)
