Conveners
半导体辐射探测器技术
- 玉兰 李
- 德俊 韩
三维电极硅探测器在1997年由夏威夷大学的Parker教授等提出，之后几年在斯坦福大学成功制备。相较于平面探测器，三维电极硅探测器摆脱了晶圆厚度的限制，电极间距可以做到远小于晶圆厚度，很小的偏置电压即可达到全耗尽，功耗与冷却系统要求降低；光子或高能粒子入射产生的信号载流子漂移方向垂直于电极，小的电极间距使得大部分载流子还未被各种强子或高能轻子辐照产生的深能级缺陷复合或俘获便被读出电极收集。2012年，欧洲核子研究中心对LHC进行第一次关机升级时，ATLAS插入一个新的像素层——可插入B层(IBL)，三维硅探测器被首次应用。在未来的ATLAS...
针对半导体粒子像素探测器，为减弱信号串扰效应、抑制漏电流，通常在相邻像素之间设置较大间隔，并为每个像素设计冗余的JTE结构。这种设计将导致死区面积占比过高，从而影响像素探测器的综合探测性能。为平衡信号串扰与死区占比问题，本文结合MC和TCAD模拟方法，明确影响信号串扰效应的主要因素在于局域电场的集聚。在此基础上，根据粒子在探测器中的传输规律设置合理的间隔宽度，并采用多区域离子注入工艺为每个像素设计高效的JTE结构，从而对局域电场参数进行调控。借助于微太中心的微纳加工平台，初步完成厘米级4×4 SiC PiN结构的粒子像素探测器流片及测试工作。该探测器可有效抑制信号串扰效应，并将死区占比由原来的40%降低到15%以下，每个像素的漏电流均小于300pA@500V。
本研究提出一种基于三维堆叠封装的完全可重构主动淬灭单光子雪崩二极管（SPAD）阵列。该器件采用现场可编程逻辑门阵列（FPGA）裸芯片与4×4 SPAD阵列裸芯片的异构集成方案，通过FPGA三态门和查找表（LUT）实现动态淬灭功能。该架构将淬灭机制与SPAD阵列完全解耦分离，支持单光子雪崩二极管的独立优化设计（包含非硅基材料），相较于传统ASIC方案具有开发周期短、成本低、灵活性高等优势，适用于研发阶段及小批量应用。
SPAD阵列采用N-on-P结构设计，每个像素有源区面积为60 μm×60 μm。在过偏压3.2 V、淬灭保持时间375 ns条件下，暗计数率分布在6-11 kcps/pixel之间，后脉冲概率低于10%；测得最近邻与次近邻光串扰率分别为80%和30%。该阵列在5MHz 的频率下呈线性响应，光子探测概率（PDP）在700 nm波长处达到峰值为23.1%，905...
碲锌镉（CdZnTe，CZT）探测器相较于其他半导体探测器，具有电阻率较高、原子序数较高、可室温工作、能量分辨率高以及性质稳定等优势，具有十分广阔的应用市场前景。我们团队基于CZT探测器开发了一款直流耦合的低噪声、大动态范围128通道前端读出芯片，并已流片测试。结果表明，在电学测试下通道非线性度小于2%，高增益通道ENC最好可达82e-。使用迪泰克DT-PA02 CZT探测器进行联合测试，使用241Am放射源测试高增益通道在59.5keV处的能量分辨率最好可达6%，使用22Na放射源测试低增益通道在511keV处能量分辨率最好可达6%。
